Question
Download Solution PDFनिम्नलिखित कथनों पर विचार कीजिए:
i. PLL की बंद सीमा उच्चतम और न्यूनतम आवृत्तियों के बीच का वह अंतर होता है जो PLL को बंद रख सकता है।
ii. PLL की पकड़ सीमा आवृत्तियों की वह सीमा होती है जो PLL का वोल्टेज नियंत्रित दोलक उत्पादित कर सकता है।
iii. PLL का उपयोग आगामी समकालीन स्पन्दों के लिए TV संग्राही के क्षैतिज और ऊर्ध्वाधर दोलक को तुल्यकालिक करने के लिए किया जा सकता है।
उपरोक्त कथनों में से कौन-सा/कौन-से कथन सही है/हैं?
Answer (Detailed Solution Below)
Detailed Solution
Download Solution PDFचरण-बंद लूप या चरण बंद लूप (PLL) वह नियंत्रण प्रणाली है जो उस आउटपुट सिग्नल को उत्पादित करता है जिसका चरण इनपुट सिग्नल के चरण से संबंधित होता है।
कई अलग-अलग प्रकार हैं; सबसे साधारण एक प्रतिपुष्टि लोप्प में परिवर्तनीय आवृत्ति दोलक या चरण संसूचक वाला एक इलेक्ट्रॉनिक परिपथ होता है।
दोलक एक आवधिक सिग्नल उत्पादित करता है, और चरण संसूचक एकसमान चरण रखने के लिए दोलक को समायोजित करके इनपुट आवधिक सिग्नल के चरण के साथ उस सिग्नल के चरण की तुलना करता है।
इसका उपयोग आगामी समकालीन स्पन्दों के लिए TV संग्राही के क्षैतिज और ऊर्ध्वाधर दोलक को तुल्यकालिक करने के लिए किया जा सकता है।
बंद सीमा (मार्गन सीमा): बंद सीमा को आवृत्तियों की उस सीमा के रूप में परिभाषित किया जाता है जिसपर PLL प्रणाली इनपुट आवृत्ति fIN में परिवर्तनों का पालन करता है।
पकड़ सीमा: पकड़ सीमा वह आवृत्ति सीमा है जिसमें PLL चरण बंद प्राप्त करता है। पकड़ सीमा बंद सीमा से सदैव छोटा होता है।
Last updated on Jul 2, 2025
-> ESE Mains 2025 exam date has been released. As per the schedule, UPSC IES Mains exam 2025 will be conducted on August 10.
-> UPSC ESE result 2025 has been released. Candidates can download the ESE prelims result PDF from here.
-> UPSC ESE admit card 2025 for the prelims exam has been released.
-> The UPSC IES Prelims 2025 will be held on 8th June 2025.
-> The selection process includes a Prelims and a Mains Examination, followed by a Personality Test/Interview.
-> Candidates should attempt the UPSC IES mock tests to increase their efficiency. The UPSC IES previous year papers can be downloaded here.