FET में, स्रोत और गेट के बीच का np क्षेत्र _______है।

This question was previously asked in
DFCCIL Executive Electrical 2016 Official Paper
View all DFCCIL Executive Papers >
  1. अग्र अभिनत
  2. अग्र या पश्च अभिनत
  3. पश्च अभिनत
  4. निष्पक्ष

Answer (Detailed Solution Below)

Option 3 : पश्च अभिनत
Free
Intelligence Test Battery Practice Set 1 (Easy to Moderate)
2.6 K Users
35 Questions 35 Marks 10 Mins

Detailed Solution

Download Solution PDF

जंक्शन FET (JFET):

  • क्षेत्र प्रभाव ट्रांजिस्टर एक तीन-टर्मिनल एकध्रुवीय अर्धचालक  उपकरण है जिसमें धारा की स्थिति केवल बहुसंख्यक वाहक के कारण होती है।
  • इसमें उच्च इनपुट प्रतिबाधा और कम आउटपुट प्रतिबाधा है और वोल्टेज नियंत्रित उपकरण के रूप में कार्य करता है।
  • यह एक तीन-टर्मिनल उपकरण है जो गेट, अपवाहिका और स्रोत है।


स्रोत: यह वह टर्मिनल है जिसके माध्यम से बहुसंख्यक वाहक प्रवेश करते हैं

अपवाहिका: यह वह टर्मिनल है जिसके माध्यम से बहुसंख्यक वाहक निकलते हैं।

गेट: यह दो आंतरिक रूप से जुड़े भारी-डोपित अशुद्धता वाले क्षेत्र हैं जो दो P-N जंक्शन बनाते हैं।

चैनल: यह दो गेट के बीच का स्थान है जिसके माध्यम से VDS लागू होने पर बहुसंख्यक वाहक स्रोत-से-अपवाहिका से गुजरते हैं।

F1 Koda.R 16-03-21 Savita D11F1 Koda.R 16-03-21 Savita D12

F1 Koda.R 16-03-21 Savita D13F1 Koda.R 16-03-21 Savita D14

JFET का संचालन:

  • गेट और स्रोत के बीच का NP क्षेत्र हमेशा पश्च अभिनत होता है । इसलिए, गेट धारा (IG ) व्यावहारिक रूप से शून्य है।
  • स्रोत टर्मिनल हमेशा अपवाहिका आपूर्ति के उस छोर से जुड़ा होता है जो आवश्यक आवेश वाहक प्रदान करता है।
  • N-चैनल JFET में, स्रोत टर्मिनल (S) इलेक्ट्रॉनों को प्राप्त करने के लिए अपवाहिका वोल्टेज आपूर्ति के ऋणात्मक छोर से जुड़ा हुआ है।
  • P-चैनल JFET में, स्रोत टर्मिनल (S) छिद्र प्राप्त करने के लिए अपवाहिका वोल्टेज आपूर्ति के धनात्मक छोर से जुड़ा हुआ है।
  • आइए अब हम एक N-चैनल JFET पर विचार करें और VGS या VDS या दोनों को बदलने पर इसके कार्य करने पर चर्चा करें।

जब VGS = 0 और VDS = 0:

  • इस स्थिति में, अपवाहिका धारा ID = 0, क्योंकि VDS = 0 है।
  • P-N जंक्शनों के निकट के अवक्षय क्षेत्र के समान मोटाई और सममित हैं जैसा कि दिखाया गया है।

F1 Koda.R 16-03-21 Savita D15

जब VGS = 0 और VDS को शून्य से बढ़ा दिया जाता है:

  • इस स्थिति में, JFET दिखाए गए अनुसार VDD आपूर्ति से जुड़ा है।
  • इलेक्ट्रॉन स्रोत से अपवाहिका में प्रवाहित होते हैं जबकि पारंपरिक अपवाहिका धारा ID चैनल के माध्यम से D से S तक प्रवाहित होती है
  • VDS को धीरे-धीरे शून्य से बढ़ाया जाता है, ID ओम के नियम के अनुसार आनुपातिक रूप से बढ़ता है।
  • VDS और ID के बीच ओमिक संबंध तब तक जारी रहता है जब तक कि VDS एक निश्चित क्रांतिक मान तक नहीं पहुंच जाता जिसे पिंच-ऑफ वोल्टेज कहा जाता है।
  • एक बार पिंच-ऑफ वोल्टेज आने पर अपवाहिका धारा (ID ) स्थिर हो जाती है

F1 Koda.R 16-03-21 Savita D16

जब V DS = 0 और V GS को शून्य से घटाया जाता है:

  • इस मामले में, VGS को अधिक से अधिक ऋणात्मक कर दिया जाता है।
  • गेट टर्मिनल पर पश्च अभिनत बढ़ जाता है जिससे अवक्षय क्षेत्र की मोटाई बढ़ जाती है।
  • जैसे ही VGS का ऋणात्मक मान बढ़ता है, एक अवस्था ऐसी आती है जब दो अवक्षय क्षेत्र एक दूसरे को स्पर्श करते हैं जैसा कि दिखाया गया है।
  • इस स्थिति में, चैनल को विच्छेद कहाँ जाता है
  • VGS का यह मान विच्छेद चैनल होता है और इसलिए अपवाहिका धारा कम होकर शून्य हो जाती है

F1 Koda.R 16-03-21 Savita D17

Latest DFCCIL Executive Updates

Last updated on Jul 18, 2025

-> DFCCIL Executive Answer Key 2025 has been released at its official website. Candidates can calculate their marks, estimate their scorecard with log in ID and Password.

-> The Objection window will remain open from 18th July to 22nd July 2025. Candidates can raise their objection with qid no. and proof. 

-> The DFCCIL Rank Predictor 2025 is now available.

-> DFCCIL Executive Exam Analysis 2025 is live now. candidates can check level of exam, and estimate their score by analysing CBT 1 exam here.

-> DFCCIL Executive city intimation slip has been released. 

->  DFCCIL Executive Recruitment 2025 Correction window is open from 31st March, to 4th April 2025.

-> Candidates can make corrections in their application form, if they have made any mistake. There will be 100/- fee for correction in form.

-> DFCCIL Executive Recruitment 2025 application deadline has been extended.

-> Eligible and Interested candidates had applied from 18th January 2025 to 22nd March 2025.  

-> A total of 175 Vacancies have been announced for multiple posts like Executive (Civil, Electrical, Signal and Telecommunication).

-> Candidates who will get a successful selection under the DFCCIL Recruitment 2025 for the Executive selection process will get a salary range between Rs. 30,000 to Rs. 1,20,000.

-> Candidates must refer to the DFCCIL Executive Previous Year Papers to prepare well for the exam.

More Types of FET Questions

More Field Effect Transistors Questions

Get Free Access Now
Hot Links: dhani teen patti teen patti apk teen patti master 2023